Ana Sayfa
Akademik
Projeler

ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ PROJELER

Proje Başlığı

FPGA Üzerinde YSA Tabanlı Gerçek Rasgele Sayı Üreteci Tasarımı ve Gerçekleştirilmesi

Proje Yürütücüsü

İhsan PEHLİVAN

Proje Başlangıç ve Bitiş Tarihleri

05.10.2015 - 24.08.2017

Projenin Alındığı Kurum

Sakarya Üniversitesi Bilimsel Araştırma Projeleri Komisyon Başkanlığı, Doktora Tez Projesi (BAP)

Projenin Kısa Özeti

2015-50-02-027

FPGA Üzerinde YSA Tabanlı Gerçek Rasgele Sayı Üreteci Tasarımı ve Gerçekleştirilmesi

Projede güvenilir, yüksek hızlı FPGA üzerinde YSA tabanlı yeni kaotik osilatörlerin ve Gerçek Rasgele Sayı Üreteç (GRSÜ) lerinin tasarlanması ve gerçekleştirilmesi planlanmaktadır. Böylece kriptoloji ve güvenli haberleşme sistemlerinde büyük önemi olan RSÜ’lerinin geleneksel üretimindeki olumsuz etkiler giderilecek ve daha rasgele diziler elde edilecektir. Literatürde Gerçek Rasgele Sayı Üreteci konusunda çalışmalar yapılmaktadır. Bu çalışmaların bir kısmı, kaos tabanlı GRSÜ’lerinin CMOS üretim süreci ile yapılmakta ve bu kaos tabanlı GRSÜ’ler yüksek bit üretim hızı sağlamaktadır. Ancak bu yapılar ısıl duyarlılık gibi fiziksel özelliklerden etkilenmektedirler. Yapılan çalışmaların diğer bir kısmı da, klasik osilatörler ile GRSÜ’nin FPGA tabanlı olarak gerçeklenmesi üzerinedir. Klasik osilatörler kullanan FPGA tabanlı GRSÜ’leri yüksek çalışma frekansı sağlamakta ancak kullanılan osilatörlerden dolayı ortalama bit üretim hızı sınırlı olmaktadır.

Çalışmalarda çözümlenemeyen iki önemli sorun ortaya çıkmaktadır:

1. Klasik osilatörlerin yapısından kaynaklanan ortalama bit üretim hızının belirli bir hızın üzerine çıkamaması

2. VLSI tekniği ile gerçekleştirilen osilatörlerin ısıl duyarlılığa sahip olmaları ve çalışma frekanslarının da düşük olması

Sunulan projenin en önemli amaçları yukarıda zikredilen iki önemli soruna çözüm bulmaktır. Birinci sorunun çözümlenmesi amacıyla proje sürecinde klasik osilatörler yerine YSA tabanlı kaotik osilatörler geliştirilerek ortalama bit üretim hızı artırılacaktır. İkinci sorunun çözümüne yönelik olarak da yüksek esnekliğe sahip FPGA tabanlı sistem tasarımlarından yararlanılarak osilatörlerin çalışma frekansları artırılacak ve ısıl duyarlılıkları azaltılacaktır.

 

 

 

Proje Başlığı

PLC ve CAN-BUS Haberleşme Protokolü ile Bina Enerji Yönetimi Uygulaması

Proje Yürütücüsü

İhsan PEHLİVAN

Proje Başlangıç ve Bitiş Tarihleri

01.12.2014 - 12.01.2016

Projenin Alındığı Kurum

Sakarya Üniversitesi Bilimsel Araştırma Projeleri Komisyon Başkanlığı, Yüksek Lisans Tez Projesi(BAP)

Projenin Kısa Özeti

2014-50-01-057

PLC ve CAN-BUS Haberleşme Protokolü ile Bina Enerji Yönetimi Uygulaması

Üniversiteler ve Meslek Liseleri gibi, birden fazla binaları bulunan eğitim kurumlarında, kullanım saatleri dışında açık unutulan aydınlatma üniteleri, Tv, akıllı tahta, bilgisayar, projeksiyon v.b eğitim materyalleri ciddi bir enerji kaybına yol açmaktadır. Bu binaların aydınlatma ve güç hatlarının kullanım saatleri dışında pasif duruma getirilmesi, hem enerji tasarrufu hem de bu cihazların korunması açısından oldukça önemlidir. Bu çalışma ile her bir binanın aydınlatma ve güç hatlarının,  PLC ve CAN-BUS seri haberleşme protokolü ile tek bir merkezden kontrol edilerek enerji tasarrufu sağlanması hedeflenmektedir.

 

Bu kapsamda, 4 birimden oluşan bir yerleşkenin gerçek zamanlı uygulamalı simülasyonu yapılacaktır. Simülasyon çalışmasından elde edilecek sonuçlara göre projenin hayata geçirilmesi planlanmaktadır. Bu simulasyon uygulamasında kontrol merkezinde bir adet Master PLC ve bir adet operatör panel (HMI), diğer birimlerdeki aydınlatma ve güç hatlarını kontrol eden bir adet Slave PLC kullanılacaktır. Kontrol merkezindeki Master PLC, operatör panel ile RS-232, Slave PLC ile CAN-BUS seri haberleşme protokolü ile haberleşecektir.